KOREAN PATENT ABSTRACTS

(11)Publication number:

100273689 B1

(43) Date of publication of application: 04.09.2000

(21)Application number:

1019970029646

(71)Applicant:

HYNIX SEMICONDUCTOR INC.

(22)Date of filing:

30.06.1997

(72)Inventor:

LEE, SEUNG SEOK

(51)Int. CI

H01L 27/108

(54) SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME

(57) Abstract:

PURPOSE: A semiconductor memory device and a method for manufacturing the same are provided to obtain a low contact resistance between a plug and a lower electrode of a capacitor by preventing diffusion of oxygen.

CONSTITUTION: An interlayer dielectric (201) is formed on a lower structure including a MOS transistor. An oxygen diffusion barrier(202) is formed on the interlayer dielectric(201). A capacitor contact hole is formed by etching selectively the oxygen diffusion barrier(202) and interlayer dielectric(201). A plug conductive layer is formed within the contact hole. A Ti layer(205) and a TiN layer(206) are formed on the plug conductive layer. The second TiN layer(207) is formed thereon. A lower electrode(208) of a capacitor is formed on the second TiN layer(207). A dielectric layer(209) and an upper electrode(210) are formed on the lower electrode(208). An interlayer dielectric(211) and a metal line(212) are formed thereon.

COPYRIGHT 2001 KIPO

Legal Status .

Date of final disposal of an application (20000612)

Patent registration number (1002736890000)

Date of registration (20000904)

Number of opposition against the grant of a patent ()

Date of opposition against the grant of a patent ()

Number of trial against decision to refuse ()

Date of requesting trial against decision to refuse ()

Date of extinction of right ()

특 1999-005449

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. HOLL 27/108

(11) 공개번호

특1999-005449

(43) 공개일자

1999년 01월 25일

1012 21/100	
(21) 출원번호 (22) 출원일자	특1997-029646 1997년 06월30일
(71) 출원인	현대전자산업 주식회사 김영환
(72) 발명자	경기도 이천시 부발읍 아미리 산 136-1 이승석
(74) 대리인	경기도 이천시 대월면 사동리 현대전자 사원아파트 104-204 박해천, 원석회
실사평구 : 있음	
ENST WE	

(54) 반도체 메모리 장치 및 그 제조 방법

金金

본 발명은 플러그 재료 및 플러그 형성 방법을 변형시켜 플러그와 캐패시터 하부전국 사이에서의 낮은 접 촉저항을 확보하는 반도체 메모리 장치 및 그 제조 방법을 제공하고자 하는 것으로, 이를 위하여 본 발명 의 반도체 장치는 모스트랜지스터의 소오스/드레인이 개구된 총간절연총; 상기 총간절연총 개구부의 소정 깊이에 채워진 플러그 전도총; 상기 총간절연총 개구부의 잔류 깊이에 채워진 제1장벽금속총; 상기 제1장 벽금속총을 포함하는 상기 총간절연총 상에 형성된 제2장벽금속총; 및 상기 제2장벽금속총 상에 형성된 캐패시터의 하부전국을 포함하여 이루어지며, 상기 총간절연막은 그 표면에 산소의 확산을 방지하기 위한 산소확산방지총을 더 포함한다.

四班도

524

BARH

도면의 간단한 설명

도 1은 증래기술에 따라 제조된 메모리 셀의 일부 단면도.

도 2a 내지 도 2g는 본 발명의 일실시예에 따른 메모리 셀의 공정도.

도면의 주요부분에 대한 부호의 설명

201 : 층간산화막

202 : 산소확산방지층

203 : 콘택홀

204 : 플러그

205 : TI 박막

206, 207: TIN 박막

208 : 캐패시터 하부 전국 박막

209 : 캐패시터 유전체 박막

210 : 캐패시터 상부전극 박막

211 : 층간절면막

212 : 금속배선

발명의 상세환 설명

발명의 목적

발명이 속하는 기술분야 및 그 분야의 중래기술

본 발명은 FeRAM(Ferroelectric Random Access Memory) 또는 DRAM(Dynamic Random Access Memory) 등의 고집적 메모리 장치에 관한 것으로, 특히, 산소확산 방지를 위한 반도체 메모리 장치 및 그 제조 방법에 관한 것이다.

고 밀도의 FeRM 또는 DRAM 등의 메모리 소자에서는 캐패시터의 유전물질로서 강유전체 박막을 사용하고, 전국으로 백금과 같은 금속층을 사용하는 것이 확실시되고 있다. 이 경우 마직까지 강유전체 캐패시터의 전국은 화학기상중착(CVD) 공정이 머려워, 캐패시터의 평탄화를 위해서는 플러그(plus) 공정이 필수적이 다. 즉, 모스트랜지스터와 캐패시터의 연결을 위해서, 캐패시터의 하부전국 콘택에 플러그 내부접속 (interconnection)이 필수적이다. 현재까지 가장 적합한 플러그 재료는 폴리실리콘 박막으로 평가되고 있

다.

그러나, 강유전체 박막의 결정화를 위한 후속 산화 분위기의 열광정에서, 산소가 확산되는데, 이 산소확산로 인해 폴리실리콘과 캐패시터 전국 사이의 계면에서 폴리실리콘 산화에 따른 접촉저항의 증가가 심각한 문제로 대두되고 있다. 이러한 문제를 해결하기 위해서, 중래에는 도 1에 도시된 바와같이, 캐패시터 전극물질을 산소의 확산을 효과적으로 억제시킬 수 있는 산화물 전극(Ruū, Irū, LaSrCuū등)이나 장벽금속(barrier metal, Ti/TiN) 등의 다층구조의 전극을 형성시키는 연구가 진행되고 있으나, 아직까지도 700 ℃ 이상의 고온의 산화 분위기에서 완전히 산소의 확산을 방지시키는 전극의 형성에는 머려움이 많아 여전히 접촉저항을 감소시키는 문제가 연구과제로 남아 있는 실정이다.

발명이 이루고자 하는 기술적 조재

본 발명은 플러그 재료 및 플러그 형성 방법을 변형시켜 플러그와 캐패시터 하부전국 사이에서의 낮은 접촉자항을 확보하는 반도체 메모리 장치 및 그 제조 방법을 제공하는데 있다.

발명의 구성 및 작용

상기 목적을 달성하기 위한 본 발명의 반도체 장치는 모스트랜지스터의 소오스/드레인이 개구된 총간절연총; 상기 총간절연총 개구부의 소정 깊이에 채워진 플러그 전도총; 상기 총간절연총 개구부의 잔류 깊이에 채워진 제1장벽금속총; 상기 제1장벽금속총을 포함하는 상기 총간절연총 상에 형성된 제2장벽금속총; 및 상기 제2장벽금속총 상에 형성된 캐패시터의 하부전국을 포함하여 이루어진다.

또한, 상기 총간절연막은 그 표면에 산소의 확산을 방지하기 위한 산소확산방지층을 더 포함하는 것을 특징으로 한다.

첨부된 도면 도 2a 내지 도 2g는 본 발명의 일실시예에 따른 메모리 셀의 제조 공정도로서, 미를 통해 본 발명의 일실시예를 상세히 설명한다.

먼저, 도 2a는 워드리인을 포함하는 통상의 모스트랜지스터와 비트라인을 형성한 다음, 총간산화막(SiO.),(201)을 형성한 상태이다.

이어서, 도 26에 도시된 바와같이, 화학적-기계적 연마(CMP)를 통해 평탄화를 실시한 다음, 캐패시터 하 부전극을 포함한 후속 공정에서 산소가 플러그 지역으로 확산하는 것을 보다 효과적으로 방지하기 위해 산소에 대한 확산 방지 역할이 큰, 산소확산방지총(202)을 Inm에서 200nm 두께로 증착한 다음, 산소확산 방지총(202)과 총간산화막(201)을 선택적으로 식각하며 플러그 콘택을 위한 콘택홀(203)을 형성한다. 며 기서 산소확산방지총(202)은 실리콘 나미트라이드(Si.N.), 타이타늄옥사미드(Tio.), 탄탈륨옥사이드(Ta.O.) 등의 박막을 사용한다.

이어서, 도 2c와 같이, 화학기상증착이 가능한 도핑된 폴리실리콘, Ti/TiN/Pt, Ti/TiN/W, Ti/TiN/Ru, Ti/TiN/Ir, Ti/TiN/Ru, Ti/TiN/Ir, Ti/TiN/Ru, Ti/TiN/Ir, Ti/TiN/Ru, Ti/TiN/Ir, Ti/TiN/Ru, Ti/TiN/Ir, Ti/TiN/Ru, Ti/TiN/Ir, Ti/TiN/Ru, Ti/TiN

이어서, 도 2d는 잔류하는 콘택홀 내에 장벽금속총 Ti 박막(205) 및 TiN 박막(206)을 채운 상태로서, 마찬가지로 중착 및 전면식각에 의해 형성한다.

이어서, 도 2e와 같이, 산소 확산에 대한 차단효과가 큰 TiN총이 보다 더 넓게 플러그 콘택 부위를 덮게 하기 위해서 2차 TiN 박막(207)을 증착하고, 캐패시터 하부 전국 박막(208)을 증착한 다음, 패터닝한다. 캐패시터 하부 전국 박막(208)의 재료로는 Pt, Ru, Ir, RuO, IrO, 또는 이들의 적절한 두메로의 적충 형 태를 사용할 수 있다.

계속해서, 도 경와 같이 캐패시터 유전체 박막(209)과 상부전극 박막(210)을 형성하고, 도 29에 도시된 바와같이 총간철연막(211) 및 금속배선(212)을 형성한다. 여기서, 유전체 박막의 재료로는 PZT, SBT, BST 등의 강유전체 박막이다.

본 발명에서는 산소의 확산 방지 효과가 큰 실리콘 나이트라이드(Si,N.), 타이타늄옥사이드(TiO,), 탄탈륨옥사이드(TeO,) 등의 박막을 총간절연막(SiO,)의 평탄화 이후 적정 두께로 증착한 후, 플러그 콘택 식각(plug contact etch) 공정을 진행함으로써, 콘택이 직접적으로 형성되는 지역을 제외하고는 총간절연막 상부에서 하부로 산소가 확산하는 것을 최대한 억제시켰다. 그리고, 다음은 산화가 잘되는 접착총(adhesion layer) Ti의 노출을 가능한 감소시키고 그 면적을 감소시키기 위해서 콘택홀 내부에 Ti층을 배치하고, 역시 산소 확산에 대한 저항성이 큰 TiN 박막을 콘택홀 내의 Ti층위에 매립시켜 플러그 콘택 지역을 통한 산소의 확산을 효과적으로 방지하도록 하였다. 또한, 보다 더 안정적으로 플러그 콘택 지역을 통한 산소의 확산을 방지하기 위해서 2차 TiN 박막이 플러그 콘택 지역을 총분히 덮을 수 있도록 하였다. 미러한 몇 가지 구성에 의해 본 발명은 강유전체 박막 제조 공정 및 결정화 열차리 포함한 후속 산화 분위기에서의 열공정으로 인한 산소 확산을 효과적으로 방지하며 플러그 콘택 저항의 증가를 효과적으로 방지하다

본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어 나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술 분이에서 통상 의 지식을 가진자에게 있어 명백할 것이다.

299 豆子

본 발명은 고 말도 메모리 소자를 제조할 경우 트랜지스터와 캐패시터의 내부접속을 플러그와 캐패시터 전국 사이에서 형성되는 접촉저항(contact resistance)을 감소시킴으로서, 소자의 신뢰성과 제조 수율을 향상시킬 수 있다.

(57) 경구의 범위

청구함 1

모스트랜지스터를 포함하는 하부구조 상에 총간절연막을 형성하는 단계; 상기 총간절연막을 선택적으로 식각하여 캐패시터 콘택홀을 형성하는 단계; 상기 콘택홀 내부의 소정 깊이까지 플러그 전도막을 형성하는 단계; 상기 콘택홀의 잔류하는 깊이 두腕로 상기 콘택홀 내부의 상기 플러그 전도막 상에 제1장벽금속 총을 형성하는 단계; 상기 제1장벽금속총을 포함하는 상기 총간절연막 상에 제2장벽금속총을 형성하는 단 계; 및 상기 제2장벽금속총 상에 캐패시터의 하부전극 패턴을 형성하는 단계를 포함하여 미루머진 반도체 메모리 장치 제조 방법.

청구항 2

제1항에 있어서, 상기 총간절연막은 그 표면 총이 산소의 확산을 방지하기 위한 산소확산방지총인 것을 특징으로 하는 반도체 메모리 장치 제조 방법.

제2항에 있어서, 상기 산소확산방지층은 실리콘 나이트라이드, 타이타늄옥사이드(TayO.) 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 메모리 장치 제조 방법. ENIEH늄옥사이드, 및 탄탈륨옥사이드

청구한 4

제1항에 있어서, 상기 제1 및 제2 장벽금속층은 각각 Ti/TiN 및 TiN 총인 것을 특징으로 하는 반도체 메 모리 장치 제조 방법.

청구항 5.

제3항에 있어서, 상기 산소확산방지층을 1nm 내지 200nm두)께로 형성하는 것을 특징으로 하는 반도체 메모리 장치 제조 방법

청구항 6

제1항에 있어서, 상기 플러그 전도막은 도핑된 폴리실리콘총인 것을 특징으로 하는 반도체 메모리 장치 제조 방법.

청구항 7

제1항에 있어서, 상기 플러그 전도막은 Ti/TiN/Pt, Ti/TiN/W, Ti/TiN/Ru, Ti/TiN/Ir, Ti/TiN/RuQ, , Ti/TiN/IrD 중 어느 하나인 것을 특징으로 하는 반도체 메모리 장치 제조 방법.

제6항 또는 제7항에 있어서, 상기 플러그 전도막은 화학기상증책에 의해 증착한 후 전면 식각하며 형성하는 것을 특징으로 하는 반도체 메모리 장치 제조 방법.

제1항에 있어서, 상기 하부전극은 Pt, Ru, Ir, RuO, IrO, 중 어느 하나 또는 이들이 적흠되어 형성되는 특 징으로 하는 반도체 메모리 장치 제조 방법.

청구한 10

모스트랜지스터의 소오스/드레인이 개구된 총간절면총; 상기 총간절면총 개구부의 소정 깊이에 채워진 플러그 전도총; 상기 총간절연총 개구부의 잔류 깊이에 채워진 제1장벽금속총; 상기 제1장벽금속층을 포함하는 상기 총간절연총 상에 형성된 제2장벽금속층; 및 상기 제2장벽금속층 상에 형성된 캐패시터의 하부 전국을 포함하여 이루어진 반도체 메모리 장치.

청구항 11

제10항에 있어서, 상기 총간절연막은 그 표면에 산소의 확산을 방지하기 위한 산소확산방지총을 더 포함하는 것을 특징으로 하는 반도체 메모리 장치.

청구학 12

제 1 항에 있어서, 상기 산소확산방지층은 실리콘 나이트라이드, 타이타늄옥사이드, 및 탄탈륨옥사이드 (Ta_0.) 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 메모리 장치.

청구항 13

제10항에 있어서, 상기 제1 및 제2 장벽금속총은 각각 TI/TIN 및 TIN 총인 것을 특징으로 하는 반도체 메

모리 장치.

청구항 14

제12항에 있어서, 상기 산소확산방자총을 1nm 내지 200nm 두깨인 것을 특징으로 하는 반도체 메모리장치.

청구항 15

제10항에 있어서, 상기 플러그 전도총은 도핑된 폴리실리콘총인 것을 특징으로 하는 반도체 메모리 장치.

청구항 16

제10항에 있어서, 상기 플러그 전도층은 Ti/TiN/Pt, Ti/TiN/Ru, Ti/TiN/Ru, Ti/TiN/Ir, Ti/TiN/Ru, Ti/TiN/Ir, Ti/TiN/Ru, Ti/TiN/Ir, Ti/TiN/Ru, Ti/TiN/Ru, Ti/TiN/Ir, Ti/TiN/Ru, Ti/TiN/Ru

청구항 17

제15항 또는 제16항에 있어서, 상기 플러그 전도총은 화학기상증착에 의해 증착한 후 전면 식각하여 형성 된 것을 특징으로 하는 반도체 메모리 장치.

청구하 18


제10항에 있어서, 상기 하부전국은 Pt, Ru, Ir, RuO, IrO, 중 어느 하나 또는 이들이 적층된 전도층인 것을 특징으로 하는 반도체 메모리 장치.

청구한 19


제10항에 있어서, 상기 하부전국 상에 강유전체총 및 상부전국을 더 포함하는 것을 특징으로 하는 반도체 메모리 장치.

丘型


도만1




*⊊82*a




*<u>£</u>02*b




⊊‼2₀




⊊B2d



*⊊₽2*0





58A)

